集成同步二进制计数器CT74LS161

重点：逻辑功能，应用。逻辑功能示意图。

图1 CT74LS161引脚图

_{为同步置数控制端，}

_{为异步置0控制端，}

CT_{P和CTT为计数控制端}

D_{0～D3为并行数据输入端，}

Q_{0～Q3为输出端，}

CO为进位输出端，

功能表:

主要功能分析：

（1） 异步置0功能。

当_{（低电平有效）=0时，立刻置0。即Q3Q2Q1Q0=0000}

（2） 同步并行置数功能。

① 当_{（不异步置0时）}

② _{（置数端低电平有效）=0时}

③ 且当同步信号CP上升沿到来时

并行输入数据D_{3—D0被置入记数器，即}

（3） 记数器功能

当_{（不异步置0，不同步置数时），（不保持时），}

CP输入计数脉冲（上升沿有效）时，计数器进行二进制加法计数。

（4） 保持功能。

当_{（不异步置0，不同步置数时），且时，计数器保持原来的状态不变，进位输出信号}

如_{时，则CO=Q3Q2Q1Q0，即CO不变}

如_{时，则CO=0，即CO为低电平。}

,

重点：逻辑功能，应用。逻辑功能示意图。

图1 CT74LS161引脚图

_{为同步置数控制端，}

_{为异步置0控制端，}

CT_{P和CTT为计数控制端}

D_{0～D3为并行数据输入端，}

Q_{0～Q3为输出端，}

CO为进位输出端，

功能表:

主要功能分析：

（1） 异步置0功能。

当_{（低电平有效）=0时，立刻置0。即Q3Q2Q1Q0=0000}

（2） 同步并行置数功能。

① 当_{（不异步置0时）}

② _{（置数端低电平有效）=0时}

③ 且当同步信号CP上升沿到来时

并行输入数据D_{3—D0被置入记数器，即}

（3） 记数器功能

当_{（不异步置0，不同步置数时），（不保持时），}

CP输入计数脉冲（上升沿有效）时，计数器进行二进制加法计数。

（4） 保持功能。

当_{（不异步置0，不同步置数时），且时，计数器保持原来的状态不变，进位输出信号}

如_{时，则CO=Q3Q2Q1Q0，即CO不变}

如_{时，则CO=0，即CO为低电平。}