1．分析步骤
脉冲异步时序逻辑电路的分析步骤如图1所示。
显然，脉冲异步时序逻辑电路分析步骤与同步时序逻辑电路的完全相同。但由于脉冲异步时序逻辑电路没有统一的时钟脉冲以及对输入信号的约束，因此，存在两点差别。
① 当存储元件采用时钟控制触发器时，应将触发器的时钟控制信号作为激励函数处理。当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器状态不变。
②由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时，电路状态不会发生变化，因此，分析过程中可以使图、表简化。
2．分析举例
例如 分析图2所示脉冲异步时序逻辑电路，画出状态图和时间图，说明电路功能。
图2
解 图6.3所示逻辑电路由3个J-K触发器和1个与门构成，电路的输出即为触发器状态，属于Moore型脉冲异步时序逻辑电路。
① 写出激励函数表达式
② 列出电路次态真值表
根据激励函数表达式，可作出电路的次态真值表如表1所示。
表1
| 输 入 CP |
现 态 y3 y2 y1 |
激 励 函 数 J3 K3 C3 J2 K2 C2 J1 K1 C1 |
次态 |
| 1 1 1 1 1 1 1 1 |
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 |
0 1 ↓ 1 1 1 1 ↓ 0 1 ↓ 1 1 ↓ 1 1 ↓ 0 1 ↓ 1 1 1 1 ↓ 1 1 ↓ 1 1 ↓ 1 1 ↓ 0 1 ↓ 1 1 0 1 ↓ 0 1 ↓ 1 1 ↓ 0 1 ↓ 0 1 ↓ 1 1 0 1 ↓ 1 1 ↓ 1 1 ↓ 0 1 ↓ |
0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 |
次态真值表中，由于状态y2对应的触发器时钟端与y1相连，且图中所示J-K触发仅当时钟端信号产生负跳变时才能发生翻转，因此，仅当y1从1变为0时，y2才能发生状态转移。
③ 画出状态图和时间图
根据次态真值表，可画出状态图和时间图分别如图3（a）、（b）所示。
图3
④ 功能说明
由状态图和时间图可知，该电路是一个脉冲异步模5加1计数器，且具有自启动功能。
,
1．分析步骤
脉冲异步时序逻辑电路的分析步骤如图1所示。
显然，脉冲异步时序逻辑电路分析步骤与同步时序逻辑电路的完全相同。但由于脉冲异步时序逻辑电路没有统一的时钟脉冲以及对输入信号的约束，因此，存在两点差别。
① 当存储元件采用时钟控制触发器时，应将触发器的时钟控制信号作为激励函数处理。当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器状态不变。
②由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时，电路状态不会发生变化，因此，分析过程中可以使图、表简化。
2．分析举例
例如 分析图2所示脉冲异步时序逻辑电路，画出状态图和时间图，说明电路功能。
图2
解 图6.3所示逻辑电路由3个J-K触发器和1个与门构成，电路的输出即为触发器状态，属于Moore型脉冲异步时序逻辑电路。
① 写出激励函数表达式
② 列出电路次态真值表
根据激励函数表达式，可作出电路的次态真值表如表1所示。
表1
| 输 入 CP |
现 态 y3 y2 y1 |
激 励 函 数 J3 K3 C3 J2 K2 C2 J1 K1 C1 |
次态 |
| 1 1 1 1 1 1 1 1 |
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 |
0 1 ↓ 1 1 1 1 ↓ 0 1 ↓ 1 1 ↓ 1 1 ↓ 0 1 ↓ 1 1 1 1 ↓ 1 1 ↓ 1 1 ↓ 1 1 ↓ 0 1 ↓ 1 1 0 1 ↓ 0 1 ↓ 1 1 ↓ 0 1 ↓ 0 1 ↓ 1 1 0 1 ↓ 1 1 ↓ 1 1 ↓ 0 1 ↓ |
0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 |
次态真值表中，由于状态y2对应的触发器时钟端与y1相连，且图中所示J-K触发仅当时钟端信号产生负跳变时才能发生翻转，因此，仅当y1从1变为0时，y2才能发生状态转移。
③ 画出状态图和时间图
根据次态真值表，可画出状态图和时间图分别如图3（a）、（b）所示。
图3
④ 功能说明
由状态图和时间图可知，该电路是一个脉冲异步模5加1计数器，且具有自启动功能。
