书接上文。
由于更新了开发工具，所以本篇博客有必要重复前面的内容，今天首先演示如何利用Vivado开发纯逻辑工程，即只在PL上进行开发。恰好最近在看雷思磊的《步步惊芯——软核处理器内部设计分析》，于是将一部分实验搬到了ZED-Board上进行验证。对OpenRISC感兴趣的童鞋可以关注Rill的专栏进一步获得学习资源。
先简要介绍下OpenRISC软件开发，参考了雷思磊书上建立开发环境的步骤。1.下载GNU开发环境，可以直接下载配置好的VirtualBox镜像，链接为ftp://openrisc.opencores.org/virtualbox-image/，FTP用户名和密码都是openrisc。下载2011-12-15版本。2.下载安装VirtualBox。新建虚拟机，配置为Linux, Ubuntu，512MB内存（需求并不高），使用现有虚拟硬盘（OpenRISC_Ubuntu_2011-12-15.vdi）安装完成即可启动。GNU工具链为or32-elf-…（可以是ar, as, g++, gcc等等）。root密码：openriscVirtualBox中设置Windows和虚拟机的共享文件夹。关闭Ubuntu系统，在VirtualBox主界面中选择“设置”，在“数据空间”中增加Windows共享文件夹E:\Share，在Ubuntu中名称为Share。设置完成后，启动Ubuntu系统，终端输入命令sudo mount -t vboxsf Share /mnt/sharefolder
虚拟机运行后如图（如果图太大看不完全，可以右键另存为图片后在本地查看）。
3.编写简单测试汇编代码example.s
# Comments like this# Begin.section .text, "ax".org 0x100.global _start_start:l.andi r0,r0,0l.extwz r1,r0l.extwz r2,r0l.addi r1,r1,0x0Al.add r2,r2,r1l.nop 0x0001# End
4.
编译：or32-elf-as example.s -o example.o链接：or32-elf-ld -T ram.ld example.o -o example.or32链接输入脚本ram.ld内容如下：
MEMORY{ram:ORIGIN = 0x00000000, LENGTH = 0x00005000}SECTIONS{.text :{*(.text)} > ram.data :{*(.data)} > ram.bss :{*(.bss)} > ram}ENTRY (_start)
OR1KSim模拟器运行：sim -t example.or32 -m1M > example.trace
生成的跟踪文件example.trace内容如下：
Seeding random generator with value 0x88a2d16eOr1ksim 2011-08-15Building automata… done, num uncovered: 0/213.Parsing operands data… done.Resetting PIC.loadcode: filename example.or32 startaddr=00000000 virtphy_transl=00000000Not COFF file formatELF type: 0x0002ELF machine: 0x005cELF version: 0x00000001ELF sec = 5Section: .text, vaddr: 0x00000000, paddr: 0x0 offset: 0x00002000, size: 0x00000118S 00000100: a4000000 l.andi r0,r0,0r0= 00000000 flag: 0S 00000104: e020004d l.extwz r1,r0r1= 00000000 flag: 0S 00000108: e040004d l.extwz r2,r0r2= 00000000 flag: 0S 0000010c: 9c21000a l.addi r1,r1,0xar1= 0000000a flag: 0S 00000110: e0420800 l.add r2,r2,r1r2= 0000000a flag: 0exit(0)@reset : cycles 0, insn #0@exit : cycles 5, insn #6 diff : cycles 5, insn #6
从上述结果可以看到软件仿真的结果，注意r1,r2的值变化情况，后面硬件仿真时会看到。
导出二进制文件：or32-elf-objcopy -O binary example.or32 mem.bin
上述步骤、命令行参数具体含义请参考原书，此处略过不提。
为了将mem.bin文件转换为Vivado Simulator可识别的格式，博主用matlab编写了格式转换程序bin2mem.m，代码如下：
clear;clc;close all;fid = fopen(‘mem.bin’,’rb’);mem = fread(fid,’uint8′);fclose(fid);mem = reshape(mem,4,[]);mem = [65536*256,65536,256,1]*mem;fid = fopen(‘mem.data’,’w’);fprintf(fid,’%08x\r\n’,mem);fclose(fid);
得到mem.data后宣告OpenRISC软件开发的结束。下面利用Vivado进行硬件平台开发。
首先获得Vivado 2013.2软件，可以从xilinx官网下载。最新版的博主没有用过，不能保证所有操作步骤都一致，需要读者自行协调。
安装完成后，运行Vivado，双击下面图标，左侧为IDE，右侧为HLS，本实验只用IDE。
启动后欢迎界面如下
选择Create New Project，如下设置项目名称
一直按下一步，到如下画面后为止
选择器件，先点Specify中的Boards，再点ZedBoard Zynq Evaluation and Development Kit。下一步，直到完成，进入IDE。
在IDE的Sources窗口中右键选择Add Sources…，添加OpenRisc verilog源码。我们将openrisc_rtl_verilog_or1200_rel3版本源码解压到本地磁盘，还需要将or1200_defines.v, or1200__qmem_top.v, or1200_spram_2048x32.v三个文件进行修改，可以下载后直接覆盖原文件，原书中有详细修改说明。
你在潮湿的风中感受到了平稳的呼吸，多好听啊，
