系统中常用的地址锁存器芯片74LS373以及coms的74hc373。是带三态缓冲输出的8D触发器，其引脚图与结构原理图、电路连接图如下：
74LS373引脚图，内部结构原理图电路连接图
| E | G | 功 能 |
| 0 | 0 | 直通Qi = Di |
| 0 | 1 | 保持（Qi保持不变） |
| 1 | X | 输出高阻 |
74LS373功能表
E G D Q
L H H H
L H L L
L L X Q
上表是74LS373的真值表，表中：
L——低电平；
H——高电平；
X——不定态；
Q0——建立稳态前Q的电平；
G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；
当G为下降沿时，将输入数据锁存。,
系统中常用的地址锁存器芯片74LS373以及coms的74hc373。是带三态缓冲输出的8D触发器，其引脚图与结构原理图、电路连接图如下：
74LS373引脚图，内部结构原理图电路连接图
| E | G | 功 能 |
| 0 | 0 | 直通Qi = Di |
| 0 | 1 | 保持（Qi保持不变） |
| 1 | X | 输出高阻 |
74LS373功能表
E G D Q
L H H H
L H L L
L L X Q
上表是74LS373的真值表，表中：
L——低电平；
H——高电平；
X——不定态；
Q0——建立稳态前Q的电平；
G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；
当G为下降沿时，将输入数据锁存。
