为简单起见，以图1所示的存储器为例来说明ROM的工作原理。
| 图1 二极管ROM电路 |
（1）存储阵列
存储阵列有条字线和四条位线，形成16个交叉点。通过在交叉点处接或没有接二极管，就可以在该点存1或存0，所以每点都是一个基本存储单元。例如，字线W0在两处与位线接有二极管。当W0被译码器选中为高电平（其余字线未选中均为低电平）时，两个二极管导通，使位线D2和D0为1，这相当于接有二极管的交叉点存1；而没有接二极管的另外两个交叉点，位线D3和D1为0，相当于未接二极管的交叉点存0。由于各基本存储单元的内容有二极管的分布决定，设计和制造时已完全确定不能改变，而且所存的信息不会因断电而消失。故ROM也称固定存储器。
（2）地址译码器
图示的是一个二极管译码器，我们知道，两位地址代码A1A0能确定四个不同的地址。根据译码电路的逻辑关系，地址译码器输出的四个地址分别是：
即当
A1A0分别为00，01，10，11四种组合时，字线
W
0，
W
1，
W
2，
W
3分别为1而被选中。例如，当地址代码
A1A0=00时，地址译码器中只有与字线
W
0相连的两个二极管的阴极同时为1，二极管“与”门输出
W
0=1（其余字线
W
1，
W
2，
W
3均为0）。于是，存储阵列输出的数据为
D
3
D
2
D
1
D
0=1010。
地址译码器具有如下特点：
（1）最小项译码
n个地址变量
A0～
A
n-1最小项的数目是
N=2
n，译码器的输出字线的数目也为
N条：
W
0～
W
N-1。图10.1.2所示，当ROM地址译码器有两个输入地址代码
A1和
A0，全部最小项为。即共有
N==4个最小项及4条字线，最小项其编号如表10.1.1所示。故地址译码器也是最小项译码器。四个地址的存储内容也列于表1中。
（2）
N取1译码
这就是说，无论
A
n-1…
A
1
A
0为何种取值，N条字线
W
0～
W
N-1中只能有一条为高电平。因此，地址译码器是
N取1译码器。
表1 N取1译码及ROM存储内容
ROM就其电路的总体结构来看：
| 图2 简化的ROM存储阵列图 |
·地址译码器是一个“与”逻辑阵列。
参考二极管“与”门逻辑电路，会发现图1的译码器含有四个”与”门：
·存储阵列是一个“或”逻辑阵列
参考二极管“或”门逻辑电路，会发现图1储存阵列中含有四个”或”门：
有了上述的两个概念，我们可以将图1所示的ROM电路可以简单表示成图2所示的简化电路。将有二极管的基本存储单元用一黑点表示。
ROM的存储阵列也可由双极型晶体管和MOS型场效应管构成，分别如图3和图4所示。存储阵列中每个基本存储单元存储内容也是以该单元有无管子来表示的。
| 图3 双极型晶体管存储阵列 | 图4 MOS型存储阵列 |
在图3中，字线和位线交叉点接有晶体管时，相当于存1，无晶体管时相当于存0。
W
0～
W
3中某字线被选中时给出高电平，使接在这条字线上所有晶体管导通，这些晶体管的发射极所接的位线为高电平，因而使数据输出端输出信息1。
在图4中，若
W
0～
W
3中某字线被选中输出高电平，使接在这条字线上的所有NMOS管导通，这些管子的漏极所接的位线为低电平，经反相器后，使数据输出端输出信息1。, 为简单起见，以图1所示的存储器为例来说明ROM的工作原理。
| 图1 二极管ROM电路 |
（1）存储阵列
存储阵列有条字线和四条位线，形成16个交叉点。通过在交叉点处接或没有接二极管，就可以在该点存1或存0，所以每点都是一个基本存储单元。例如，字线W0在两处与位线接有二极管。当W0被译码器选中为高电平（其余字线未选中均为低电平）时，两个二极管导通，使位线D2和D0为1，这相当于接有二极管的交叉点存1；而没有接二极管的另外两个交叉点，位线D3和D1为0，相当于未接二极管的交叉点存0。由于各基本存储单元的内容有二极管的分布决定，设计和制造时已完全确定不能改变，而且所存的信息不会因断电而消失。故ROM也称固定存储器。
（2）地址译码器
图示的是一个二极管译码器，我们知道，两位地址代码A1A0能确定四个不同的地址。根据译码电路的逻辑关系，地址译码器输出的四个地址分别是：
即当
A1A0分别为00，01，10，11四种组合时，字线
W
0，
W
1，
W
2，
W
3分别为1而被选中。例如，当地址代码
A1A0=00时，地址译码器中只有与字线
W
0相连的两个二极管的阴极同时为1，二极管“与”门输出
W
0=1（其余字线
W
1，
W
2，
W
3均为0）。于是，存储阵列输出的数据为
D
3
D
2
D
1
D
0=1010。
地址译码器具有如下特点：
（1）最小项译码
n个地址变量
A0～
A
n-1最小项的数目是
N=2
n，译码器的输出字线的数目也为
N条：
W
0～
W
N-1。图10.1.2所示，当ROM地址译码器有两个输入地址代码
A1和
A0，全部最小项为。即共有
N==4个最小项及4条字线，最小项其编号如表10.1.1所示。故地址译码器也是最小项译码器。四个地址的存储内容也列于表1中。
（2）
N取1译码
这就是说，无论
A
n-1…
A
1
A
0为何种取值，N条字线
W
0～
W
N-1中只能有一条为高电平。因此，地址译码器是
N取1译码器。
表1 N取1译码及ROM存储内容
ROM就其电路的总体结构来看：
| 图2 简化的ROM存储阵列图 |
·地址译码器是一个“与”逻辑阵列。
参考二极管“与”门逻辑电路，会发现图1的译码器含有四个”与”门：
·存储阵列是一个“或”逻辑阵列
参考二极管“或”门逻辑电路，会发现图1储存阵列中含有四个”或”门：
有了上述的两个概念，我们可以将图1所示的ROM电路可以简单表示成图2所示的简化电路。将有二极管的基本存储单元用一黑点表示。
ROM的存储阵列也可由双极型晶体管和MOS型场效应管构成，分别如图3和图4所示。存储阵列中每个基本存储单元存储内容也是以该单元有无管子来表示的。
| 图3 双极型晶体管存储阵列 | 图4 MOS型存储阵列 |
在图3中，字线和位线交叉点接有晶体管时，相当于存1，无晶体管时相当于存0。
W
0～
W
3中某字线被选中时给出高电平，使接在这条字线上所有晶体管导通，这些晶体管的发射极所接的位线为高电平，因而使数据输出端输出信息1。
在图4中，若
W
0～
W
3中某字线被选中输出高电平，使接在这条字线上的所有NMOS管导通，这些管子的漏极所接的位线为低电平，经反相器后，使数据输出端输出信息1。
