和TTL门电路一样,由CMOS传输门也可构成基本
RS触发器、
JK触发器、
D触发器等;但和TTL门电路不同的是,由CMOS传输门构成的各类触发器一般为边沿触发器。下面以CMOS
D触发器为例讨论。
图1 CMOS D触发器的逻辑图 |
图1所示的是CMOS
D触发器的逻辑图。传输门
TG
1,
TG
2和“非”门
G
1,
G
2组成主触发器;
TG
3,
TG
4和
TG
3,
G
4组成从触发器。
TG
1和
TG
3分别作为主触发器和从触发器的输入控制门。
C和是互为反量的时钟脉冲,在它们作用下
TG
1,
TG
4和
TG
2,
TG
3不会同时开通和关断,以保证主触发器和从触发器一开一闭。
值得注意的是,虽然本例CMOS
D触发器结构上是主从形式,但其触发方式却是边沿型,而非主从型。
(1)当
C=1时
TG
1开通而
TG
2关断,
D输入信号送入主触发器,使,
Q’
=
D。同时,
TG
3关断而
TG
4开通,从触发器与主触发器之间的联系被
TG
3切断,从触发器保持原状态不变。
(2)当
C=0时
TG
1关断而
TG
2开通,主触发器切断了与
D端的联系,并保存了
TG
1关断前的状态。同时
TG
3开通而
TG
4关断,主触发器的状态送入从触发器,使输出端
Q=D,。
由上分析可见,图1的
D触发器是在脉冲
C的负边沿触发的。如将所有传输门上的互为反量的时钟
C和对调,可改为正边沿触发方式。, 和TTL门电路一样,由CMOS传输门也可构成基本
RS触发器、
JK触发器、
D触发器等;但和TTL门电路不同的是,由CMOS传输门构成的各类触发器一般为边沿触发器。下面以CMOS
D触发器为例讨论。
图1 CMOS D触发器的逻辑图 |
图1所示的是CMOS
D触发器的逻辑图。传输门
TG
1,
TG
2和“非”门
G
1,
G
2组成主触发器;
TG
3,
TG
4和
TG
3,
G
4组成从触发器。
TG
1和
TG
3分别作为主触发器和从触发器的输入控制门。
C和是互为反量的时钟脉冲,在它们作用下
TG
1,
TG
4和
TG
2,
TG
3不会同时开通和关断,以保证主触发器和从触发器一开一闭。
值得注意的是,虽然本例CMOS
D触发器结构上是主从形式,但其触发方式却是边沿型,而非主从型。
(1)当
C=1时
TG
1开通而
TG
2关断,
D输入信号送入主触发器,使,
Q’
=
D。同时,
TG
3关断而
TG
4开通,从触发器与主触发器之间的联系被
TG
3切断,从触发器保持原状态不变。
(2)当
C=0时
TG
1关断而
TG
2开通,主触发器切断了与
D端的联系,并保存了
TG
1关断前的状态。同时
TG
3开通而
TG
4关断,主触发器的状态送入从触发器,使输出端
Q=D,。
由上分析可见,图1的
D触发器是在脉冲
C的负边沿触发的。如将所有传输门上的互为反量的时钟
C和对调,可改为正边沿触发方式。