时序逻辑电路的基本结构及特点

    数字系统中除了组合逻辑电路外，还有时序逻辑电路。时序逻辑电路的结构框图如图1所示。图1中
    X(x_{1,x_{2…x_i}})为外部输入信号；
    Z(z_{1,z_{2…z_j}})为电路的输出信号；
    W(w_{1,w_{2…w_k}})为存储电路的输入；
    Y(y_{1,y_{2…y_l}})为存储电路的输出,也是组合逻辑电路的部分输入。
    这些信号之间的关系为：
    Z(t_n)=F[X(t_n),Y(t_n)]；
    W(t_n)=G[X(t_n),Y(t_n)]；
    Y(t_n+1)=H[W(t_n),Y(t_n)]，
    其中Y(t_n)表示t_n时刻存储电路的当前状态（现态）。Y(t_n+1)表示存储电路的下一个状态（次态）。由这些状态可以看出，t_n+1时刻的输出Z(t_n+1)是由t_n+1时刻的输入X(t_n+1)及存储电路在t_n+1时刻的状态Y(t_n+1)决定；而Y(t_n+1)又由t_{n时刻的存储电路的激励（驱动）输入W(t_n)及在t_n时刻存储电路的状态Y(t_n)决定。因此，t_n+1时刻电路的输入不仅决定于t_n+1时刻的输入
X(t_n+1)，而且还决定于在t_{n时刻存储电路的输入W(t_n)及存储电路在t_n时刻的状态Y(t_n)，这充分反映了时序逻辑电路具有如下特点：
    1.功能上:电路的输出状态不仅与即刻输入变量的状态有关，而且还与系统原先的状态有关。
    2.结构上:由组合电路和存储电路（记忆单元）组成，其中存储电路一般由触发器构成。}}

图1 时序电路的结构框图

,    数字系统中除了组合逻辑电路外，还有时序逻辑电路。时序逻辑电路的结构框图如图1所示。图1中
    X(x_{1,x_{2…x_i}})为外部输入信号；
    Z(z_{1,z_{2…z_j}})为电路的输出信号；
    W(w_{1,w_{2…w_k}})为存储电路的输入；
    Y(y_{1,y_{2…y_l}})为存储电路的输出,也是组合逻辑电路的部分输入。
    这些信号之间的关系为：
    Z(t_n)=F[X(t_n),Y(t_n)]；
    W(t_n)=G[X(t_n),Y(t_n)]；
    Y(t_n+1)=H[W(t_n),Y(t_n)]，
    其中Y(t_n)表示t_n时刻存储电路的当前状态（现态）。Y(t_n+1)表示存储电路的下一个状态（次态）。由这些状态可以看出，t_n+1时刻的输出Z(t_n+1)是由t_n+1时刻的输入X(t_n+1)及存储电路在t_n+1时刻的状态Y(t_n+1)决定；而Y(t_n+1)又由t_{n时刻的存储电路的激励（驱动）输入W(t_n)及在t_n时刻存储电路的状态Y(t_n)决定。因此，t_n+1时刻电路的输入不仅决定于t_n+1时刻的输入
X(t_n+1)，而且还决定于在t_{n时刻存储电路的输入W(t_n)及存储电路在t_n时刻的状态Y(t_n)，这充分反映了时序逻辑电路具有如下特点：
    1.功能上:电路的输出状态不仅与即刻输入变量的状态有关，而且还与系统原先的状态有关。
    2.结构上:由组合电路和存储电路（记忆单元）组成，其中存储电路一般由触发器构成。}}

图1 时序电路的结构框图

相关文章：

你感兴趣的文章：

标签云：