图1(a)是一个4位并行加法器的框图。A
3A2A1A0和B3B2B1B0分别为被加数和加数，CI为由低位来的进位，F3F2F1F0为和数，CO为向高位的进位。
图1 4位加法器
例1 试采用4位加法器实现1位余3码到1位8421BCD码的装化。
图2 例1的逻辑图
例2 试用4位加法器构成1位8421BCD码加法器。
图中的修正信号产生电路产生修正信号C。由加6修正原则，可得
C = CO3 + CF>9，
CO3 是4位加法器产生的进位信号，CF>9 表示和数大于9的情况，CF>9 的卡诺图如图3(a)所示，由此得
CF>9 = F3F2 + F3F1
从而 C = CO3 + F3F2 + F3F1
图3(d)是1位的8321BCD码加法器的逻辑图。
图3 例2逻辑图导出过程
图4是用2个4位加法器模块构成8位加法器的逻辑图。
图4 8位加法器
,图1(a)是一个4位并行加法器的框图。A
3A2A1A0和B3B2B1B0分别为被加数和加数，CI为由低位来的进位，F3F2F1F0为和数，CO为向高位的进位。
图1 4位加法器
例1 试采用4位加法器实现1位余3码到1位8421BCD码的装化。
图2 例1的逻辑图
例2 试用4位加法器构成1位8421BCD码加法器。
图中的修正信号产生电路产生修正信号C。由加6修正原则，可得
C = CO3 + CF>9，
CO3 是4位加法器产生的进位信号，CF>9 表示和数大于9的情况，CF>9 的卡诺图如图3(a)所示，由此得
CF>9 = F3F2 + F3F1
从而 C = CO3 + F3F2 + F3F1
图3(d)是1位的8321BCD码加法器的逻辑图。
图3 例2逻辑图导出过程
图4是用2个4位加法器模块构成8位加法器的逻辑图。
图4 8位加法器
