集成逻辑电路正、负逻辑极性 Home » 电工基础 » 集成逻辑电路正、负逻辑极性 表(a)是7400/4在不同输入电平下的输出电平,L和H分别表示低电平和高电平。如果输入和输出端均采用正逻辑,则对应的真值表为表1(b)。表(c)是输入采用正逻辑,输出采用负逻辑时的真值表;表(d)是输入采用负逻辑、输出采用正逻辑时的真值表。由此可见,在采用不同逻辑约定的情况下,同一器件表现了不同的逻辑特性。 表 电平表及真值表