图 逐次逼近型A/D转换器原理图
图示电路由5个D触发器和门G1G4构成控制逻辑电路，其中5个D触发器组成环形移位寄存器；3个RS钟控触发器做为逐次逼近寄存器；三位DAC用来产生反馈参考（比较）电压Uf；门G7G9输出三位数字量D2D1D0；C为电压比较器。
,
图 逐次逼近型A/D转换器原理图
图示电路由5个D触发器和门G1G4构成控制逻辑电路，其中5个D触发器组成环形移位寄存器；3个RS钟控触发器做为逐次逼近寄存器；三位DAC用来产生反馈参考（比较）电压Uf；门G7G9输出三位数字量D2D1D0；C为电压比较器。
