上拉(Pull Up )或下拉(Pull Down)电阻统称为“拉电阻”，最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平(上拉)或低电平(下拉)，无论具体用法如何，基本作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，但它们还是有一些区别的，下面我们一起来看看吧：
一、基本概念
上拉概念
1.将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平;
2.上拉是对器件注入电流;灌电流;
3.当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。
上拉电阻示意图
下拉概念
1.将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平;
2.下拉是从器件输出电流;拉电流;
3.当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。
下拉电阻示意图
二、主要作用
下拉电阻的主要作用是与上接电阻一起在电路驱动器关闭时给线路(节点)以一个固定的电平。
1.提高电压准位：
a、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b、OC门电路必须加上拉电阻，以提高输出的高电平值。
2.加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
3.N/Apin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干扰。
4.电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5.预设空间状态/缺省电位：在一些CMOS输入端接上或下拉电阻是为了预设缺省电位。当你不用这些引脚的时候，这些输入端下拉接0或上拉接1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得
6.提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。
三、接线方式
上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚)
如上图，R13和R14，一端接到了3.3V，一端通过J17连接到单片机引脚，这两个电阻就是上拉电阻。
下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚(如单片机引脚)
如上图，R18的一端连接到了GND，一端连接到了单片机的引脚(只不过是串了一个电阻后连接到了单片机引脚)。所以这个就是下拉电阻。
四、电路分析
1. 下拉电阻电路
如图是下拉电阻电路，这是数字电路中的反向器，输入端Ui通过下拉电阻R1接地，这样在没有高电平输入时，可以使输入端稳定地处于低电平状态，防止了可能出现的高电平干扰，使反向器误动作。
如果没有下拉电阻R1，反向器输入端悬空，而输入端为高阻抗，外界的高平干扰很容易从输入端加入到反向器中，从而引起反向器朝输出低电平方向翻转的误动作。
在接入下拉电阻R1后，电源电压在+5V时，下拉电阻R1一般取值在100～470Ω，由于R1阻值很小，所以将输入端的各种高电平干扰短接到地，达到抗干扰的目的。
上拉电阻电路
如图所示是上拉电阻电路，这是数字电路中的反向器，当反向器输入端Ui没有输入低电平时，上拉电阻R1可以使反向器输入端稳定地处于高电平状态，防止了可能出现的低电平干扰，使反向器出现误动作。
如果没有上拉电阻R1，反向器输入端悬空，外界的低电平干扰很容易从输入端加入到反向器中，从而引起反向器朝输出高电平方向翻转的误动。
五、应用
一个上拉电阻可以设置在连接逻辑门和其输入端之间。例如，一个输入信号可以被一个电阻拉高，而一个开关或者带跳线可以将输入端和地相连。这可以被用作信息配置、选择，或者对外部设备信号进行检错纠错。
上拉电阻可以在逻辑设备不提供电流的时候工作。集电极开路就具有上拉电阻，这样的电路输出信号常常在驱动外部设备、组合逻辑电路、多个设备连接到一个总线的情况里应用。
上拉电阻可以和其他逻辑设备一起焊接在同一个电路板上。许多微控制器希望嵌入式控制应用程序使用内部的、可编程的上拉电阻，减少对外部组件的需求
